THIẾT KẾ VÀ KIỂM CHỨNG BỘ ĐIỀU KHIỂN CHẬM PHA SỐ TRÊN VI XỬ LÝ SỬ DỤNG PHƯƠNG PHÁP ĐỒNG MÔ PHỎNG MODELSIM/SIMULINK

Hoàng Thân; Nguyễn Khánh Quang; Võ Thanh Bình

doi:10.34238/tnu-jst.14880

THIẾT KẾ VÀ KIỂM CHỨNG BỘ ĐIỀU KHIỂN CHẬM PHA SỐ TRÊN VI XỬ LÝ SỬ DỤNG PHƯƠNG PHÁP ĐỒNG MÔ PHỎNG MODELSIM/SIMULINK

Thông tin bài báo

Ngày nhận bài: 26/02/26 Ngày hoàn thiện: 23/06/26 Ngày đăng: 24/06/26

Các tác giả

1. Hoàng Thân, Trường Cao đẳng Công nghiệp Huế
2. Nguyễn Khánh Quang , Trường Đại học Bách Khoa - ĐH Đà Nẵng
3. Võ Thanh Bình, Trường Cao đẳng Công nghiệp Huế

Tóm tắt

Bài báo đề xuất quy trình thiết kế, hiện thực và kiểm chứng bộ điều khiển chậm pha số trên vi xử lý mô phỏng, dựa trên kiến trúc đồng mô phỏng ModelSim và Simulink. Mục tiêu là cải thiện khả năng bám và chất lượng đáp ứng miền tần số của hệ tuyến tính, đồng thời bảo đảm khả năng triển khai theo hướng phần cứng. Bộ điều khiển được thiết kế ở miền liên tục, rời rạc hóa để thu phương trình sai phân, sau đó lập trình bằng Ngôn ngữ mô tả phần cứng mạch tích hợp tốc độ rất cao và ánh xạ lên kiến trúc vi xử lý nhằm đánh giá luồng xử lý, tính đúng logic và khả năng thực thi theo chu kỳ xung. Kiểm thử phần cứng thực hiện trong ModelSim, còn đối tượng điều khiển và môi trường hệ thống được mô phỏng trong Simulink để đánh giá hiệu năng vòng kín. Nghiên cứu cũng đối chiếu ba cách hiện thực: vi xử lý mô phỏng, mã ngôn ngữ mô tả phần cứng mạch tích hợp tốc độ rất cao trong ModelSim và MATLAB Function trong Simulink. Kết quả cho thấy các đáp ứng vòng kín tương đồng cao, bám tốt tín hiệu đặt, qua đó xác nhận tính nhất quán mô hình hiện thực và độ chính xác của phương án vi xử lý so với hai nền tảng còn lại.

Từ khóa

Bộ điều khiển chậm pha số; Vi xử lý; VHDL; ModelSim; MATLAB/Simulink

Toàn văn:

PDF

Tài liệu tham khảo

[1] Y. K. Singh, J. Kumar, K. K. Pandey, K. Rohit, and A. Bhargav, “Design of Lag Compensator for Process Control using MULTISIM®,” International Journal of Engineering Research & Technology (IJERT), vol. 4, no. 2, pp. 1-4, 2016.

[2] S. S. P. Pappas, “Robust High Performance Servo Controller Design Technique Using Matlab/Simulink,” Proceedings of the 5th WSEAS Int. Conf. on System Science and Simulation in Engineering, Spain, December 2006, pp. 125-129.

[3] M. SalehTavazoei and M. T. Kakhki, “Compensation by fractional-order phase-lead/lag compensators,” IET Control Theory and Applications, vol. 8, no. 5, pp. 319-329, 2013.

[4] T. Dogruer and N. Tan, “Lead and lag controller design in fractional-order control systems,” Sage Measurement and Control, vol. 52, no. 7-8, pp. 1017-1028, 2019.

[5] K. Q. Nguyen, V. Q. B. Ngo, K. A. Nguyen, T. Hoang, T. D. Ton, and D. T. Nguyen, "Neural Network PID Controller for PMSM Drives," 2022 7th National Scientific Conference on Applying New Technology in Green Buildings (ATiGB), Da Nang, Vietnam, 2022, pp. 146-149, doi: 10.1109/ATiGB56486.2022.9984109.

[6] K. P. Thakor, A. Pal, and M. Shirodkar, “Design of a 16-bit RISC Processor Using VHDL,” International Journal of Engineering Research & Technology (IJERT), vol. 6, no. 4, pp. 238-244, 2017.

[7] K. Saikumar, D. Vandana, and V. P. Redd, “Design of general purpose processor using VHDL,” Indian Journal of Scientific Research IJSR, vol. 17, no. 2, pp. 442-445, 2018.

[8] R. Samanth, A. Amin, and S. G. Nayak, "Design and Implementation of 32-bit Functional Unit for RISC architecture applications," 2020 5th International Conference on Devices, Circuits and Systems (ICDCS), Coimbatore, India, 2020, pp. 46-48.

[9] K. Q. Nguyen and Q. P. Ha, "FPGA-Based Sensorless PMSM Drive With Sliding Mode Observer for Velocity Tracking," IEEE Access, vol. 14, pp. 39687-39701, 2026, doi: 10.1109/ACCESS.2026.3673003.

DOI: https://doi.org/10.34238/tnu-jst.14880

Các bài báo tham chiếu

Hiện tại không có bài báo tham chiếu



Ghi nhớ