BỘ DAO ĐỘNG MẠCH VÒNG ĐA ĐƯỜNG HỒI TIẾP VI SAI TẦN SỐ 2,15 GHz - 3,2 GHz TRÊN CÔNG NGHỆ BÁN DẪN CMOS 65 nm

Hoàng Minh Thiện; Trần Việt Hùng; Phạm Việt Anh; Bùi Quý Thắng

doi:10.34238/tnu-jst.8015

BỘ DAO ĐỘNG MẠCH VÒNG ĐA ĐƯỜNG HỒI TIẾP VI SAI TẦN SỐ 2,15 GHz - 3,2 GHz TRÊN CÔNG NGHỆ BÁN DẪN CMOS 65 nm

Thông tin bài báo

Ngày nhận bài: 24/05/23 Ngày hoàn thiện: 13/07/23 Ngày đăng: 13/07/23

Các tác giả

1. Hoàng Minh Thiện , Đại học Kỹ thuật Lê Quý Đôn
2. Trần Việt Hùng, Đại học Kỹ thuật Lê Quý Đôn
3. Phạm Việt Anh, Đại học Kỹ thuật Lê Quý Đôn
4. Bùi Quý Thắng, Đại học Kỹ thuật Lê Quý Đôn

Tóm tắt

Bài báo này trình bày thiết kế bộ tạo dao động mạch vòng trên công nghệ bán dẫn CMOS 65 nm. Bộ dao động bao gồm 8 khâu giữ chậm vi sai, cung cấp 16 pha đầu ra. Khâu giữ chậm vi sai được thiết kế không sử dụng đuôi nguồn dòng điện, làm tăng dải điện áp tại nút ra đồng thời giảm yêu cầu về độ lớn điện áp nguồn. Để tăng tần số dao động đầu ra trong khi không làm tăng công suất tiêu thụ, bộ dao động sử dụng kiến trúc đa đường hồi tiếp. Ngoài ra, trong bộ dao động mạch vòng này, các đường điều chỉnh tần số kép được sử dụng, trong đó việc điều chỉnh thô và điều chỉnh tinh được thực hiện tương ứng ở dạng kỹ thuật số và tương tự, cho phép bộ dao động bao phủ dải tần số rộng từ 2,15 GHz đến 3,2 GHz. Bộ dao động mạch vòng được thiết kế có công suất tiêu thụ 0,57 mW với điện áp nguồn 0,75 V ở tần số đầu ra 2,25 GHz, phù hợp với các ứng dụng điện áp nguồn nhỏ, công suất thấp.

Từ khóa

Dao động mạch vòng; Bộ dao động VCO; Vòng khóa pha số; Công nghệ CMOS; Khâu giữ chậm

Toàn văn:

PDF

Tài liệu tham khảo

[1] R. Wang and F. F. Dai, “A 0.8∼1.3 GHz multi-phase injection-locked PLL using capacitive coupled multi-ring oscillator with reference spur suppression,” 2017 IEEE Custom Integrated Circuits Conference (CICC), Austin, TX, USA, 2017, pp. 1-4, doi: 10.1109/CICC.2017.7993634.

[2] Y. Zhong and N. A. Sun, “Survey of Voltage-Controlled-Oscillator-Based ΔΣ ADCs,” Tsinghua Science and Technology, vol. 27, no. 3, pp. 472-480, 2022.

[3] T. Miyazaki, M. Hashimoto, and H. Onodera, “A Performance Comparison of PLLs for Clock
Generation Using Ring Oscillator VCO and LC Oscillator in a Digital CMOS Process,” ASP-DAC 2004: Asia and South Pacific Design Automation Conference 2004 (IEEE Cat. No.04EX753), Yokohama, Japan, 2004, pp. 545-546, doi: 10.1109/ASPDAC.2004.1337641.

[4] S. Haykin, An Introduction to Analog and Digital communication, JohnWiley, 1994.

[5] D. Vert, M. Pignol, V. Lebre, E. Moutaye, F. Malou, and J.-B. Begueret, “A 3.2 GHz Injection-Locked Ring Oscillator-Based Phase-Locked-Loop for Clock Recovery,” Electronics, vol.11, no. 21, 2022, doi: 10.3390/electronics11213590.

[6] D. Samaras and A. A. Hatzopoulos, “High performance, wide tuning range 65nm CMOS tunable Voltage Controlled Ring Oscillator up to 11 GHz,” 9th International Conference on Modern Circuits and Systems Technologies (MOCAST), 2020, pp. 1-4.

[7] N. Ghaderi, M. Zhang, D. Yu, and L. Lorenzelli, “A New Low Power Ring Voltage-Controlled Oscillator with a Wide Tuning Range,” 9th International Electrical Engineering Congress (iEECON), 2021, pp. 293-296.

[8] S. B. Naik, R. K. Siddharth, A. Chatterjee, N. Y.B. Kumar, M. H. Vasantha, and R. Kini, “A Wideband 12 Phase Ring Oscillator for 5G Applications,” 2020 IEEE 63rd International Midwest Symposium on Circuits and Systems (MWSCAS), 2020, pp. 885-888.

[9] B. Razavi, Design of Analog CMOS Integrated Circuits, 2 ed. New York: McGraw-Hill, Chapter 8, 2017.

[10] L. Sun and T. A. Kwasniewski, “A 1.25GHz 0.35µm monolithic CMOS PLL based on a multiphase ring oscillator,” IEEE J. SolidState Circuits, vol. 36, no. 6, pp. 910–916, Jun. 2001.

[11] Y. S. Choi, “A negative feedback looped voltage-controlled ring oscillator with frequency voltage converter,” IEEE Trans. Microw. Theory Techn., vol. 61, no. 9, pp. 3271–3276, Sep. 2013.

[12] N. Gargouri, M. Samet, and Z. Sakka, "A Low-Noise Injection-Locked Ring Oscillator for biomedical implants applications," 2022 IEEE 9th International Conference on Sciences of Electronics, Technologies of Information and Telecommunications (SETIT), Hammamet, Tunisia, 2022, pp. 320-324, doi: 10.1109/SETIT54465.2022.9875516.

DOI: https://doi.org/10.34238/tnu-jst.8015

Các bài báo tham chiếu

Hiện tại không có bài báo tham chiếu



Ghi nhớ